由两个主从型JK触发器组成的逻辑电路如图7-6-9 (a)所示，设的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示，当第二个CP脉冲作用时，将变为(    ）。 

---

---

---

题中所示触发器为下降沿触发方式，即当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。再结合JK触发器的特性方程 

以上为百科题库网整理的关于"由两个主从型JK触发器组成的逻辑电路如图7-6-9 (a)所示，设的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示，当第二个CP脉冲作用时，将变为(    ）。 "试题答案及解析，如想学习更多其他类竞赛题，欢迎访问www.baiketk.com查看搜索更多相关信息。

转载请注明：百科题库网https://www.baiketk.com/q_3dgKZyegj4KPWorW75CM6e.html